為什么Chiplet需要標準？

來(lái)源 |智能計算芯世界

知圈 | 進(jìn)“底盤(pán)社群”請加微yanzhi-*,備注底盤(pán)

從 5nm 工藝節點(diǎn)起頭，集成電路先輩造程的演進(jìn)可能停滯，而繼續提拔造程，因為面對隧道效應，從工藝上面對較大的困難，有一種說(shuō)法是先輩造程演變到 1nm，可能需要 100年，那種說(shuō)法固然有點(diǎn)夸大，但能夠理解摩爾定律再也不會(huì )像以前那樣實(shí)現每 18 個(gè)月提拔一倍晶體管密度的程序，那給需要通過(guò)先輩造程的演變不竭提拔性能的芯片設想帶來(lái)比力大的問(wèn)題。

1 chip-let 概念介紹

工業(yè)界已經(jīng)圍繞那個(gè)問(wèn)題，起頭尋找處理計劃，一種可行的處理法子是接納 chip-let（小芯片）的架構設想芯片。Chip-let 是一種把傳統的單芯片設想計劃改成多芯片停止設想，并操縱先輩封拆工藝停止集成的設想辦法。因為在傳統的芯片設想中，原來(lái)就存在多個(gè)功用單位，以及某些功用單位如計算部門(mén)存在模塊化的設想以便利屢次復用以降低設想成本，因而在基于 chip-let 架構設想的芯片中，次要是把多個(gè)功用單位別離用零丁的芯片設想實(shí)現或者把模塊化屢次復造的單位用多個(gè)零丁的芯片停止設想，最末通過(guò)先輩的封拆工藝實(shí)現集成。那種設想計劃次要有以下益處：

提拔芯片造造良率。因為良率和芯片的面積有關(guān)系，越大可能越低，因而當把一個(gè)大的芯片分拆成多個(gè)小芯片設想并別離投片，就能夠進(jìn)步良率，從而可能降低芯片的造形成本。

以差別的工藝實(shí)現一顆芯片，在操縱先輩造程的同時(shí)降低整體的實(shí)現代價(jià)。因為數字電路往往能夠從先輩造程的演進(jìn)中得到益處，然而模仿電路往往性能跟著(zhù)先輩造程的演進(jìn)性能提拔其實(shí)不大，因而若是將芯片中負責計算的部門(mén)（凡是是數字電路）和負責 I/O 的部門(mén)（凡是以模仿電路為主）分隔各自以差別的工藝實(shí)現，則在充實(shí)操縱了先輩造程的工藝的同時(shí)，又降低了整體的實(shí)現成本，因為接納老的工藝實(shí)現 I/O 模塊更為經(jīng)濟。

實(shí)現產(chǎn)物的設想靈敏性，一個(gè)產(chǎn)物架構能夠應用于差別的應用場(chǎng)景。那一點(diǎn)，在 AMD的產(chǎn)物設想中被展示的淋漓盡致，AMD 從 Zen(AMD CPU 的架構代碼)第一代設想即接納了chip-let 的體例，那種體例使 AMD 能夠在 PC 和辦事器之間共享統一個(gè) CPU 芯片架構，PC和辦事器 CPU 產(chǎn)物的區別只是差別的核數，或者可能接納差別的 I/O die（封拆前的裸芯片），那種架構極大的降低了其設想成本，成為 AMD 勝利的重要因素之一。

本文將從 chip-let 的設想場(chǎng)景動(dòng)手，對 chip-let 設想過(guò)程中需要的一些手藝組件停止介紹，針對為什么 chip-let 架構的芯片設想過(guò)程中需要尺度以及其可能闡揚的感化停止闡發(fā)，得出在我國制定 chip-let 尺度的需要性。

2 基于 chip-let 架構芯片的應用場(chǎng)景介紹

從目前微電子芯片開(kāi)展的情況看，越來(lái)越多的芯片設想場(chǎng)景需要利用 chip-let 架構停止設想，那次要表現在需要先輩造程以進(jìn)一步提拔 PPA（power，performance，area）的芯片設想場(chǎng)景，如消費電子產(chǎn)物中的 CPU、辦事器 CPU/AI 加速芯片、收集中交換機（switch）/路由器（router）芯片等，因為先輩造程的演進(jìn)受阻，那些芯片設想場(chǎng)景轉而選擇 chip-let架構設想芯片，以維持摩爾定律的開(kāi)展。

消費電子產(chǎn)物中基于 chip-let 架構的 CPU 芯片案例以 intel 公司于 19年發(fā)布的 lakefield為典型。Intel 在 lakefield CPU 中利用了三維（*D logic）的體例，那是一種典型的 chip-let體例的芯片，不外基于 intel 的私有手藝 foveros 開(kāi)發(fā)；lakefield 由 * 層 die 構成，頂層為片上內存 die，中間一層為計算 die，包羅了 1 個(gè)大核 Sunny cove，4 個(gè)小核 Tremont，還包羅了 GPU，IPU（信號處置）等計算的核心，最下面一層為 base die，次要是各類(lèi)協(xié)議的 IO 功用，如 USB，PCIe 等。

數據中心辦事器產(chǎn)物中基于 chip-let 架構的 CPU 芯片案例以 AMD 的 ZEN 系列為主，從 ZEN 第一代起頭，AMD 即接納了基于 chip-let 的架構設想芯片，ZEN-1 架構的辦事器產(chǎn)物 naples 為 4 個(gè)同樣構造的 die（均含有計算的核和 DDR 內存以及 I/O 功用，I/O 功用次要包羅 PCIe，以太網(wǎng)，CPU 片間互連等）通過(guò) IFOP（Infinity Fabric on Package，一種片內互連物理層手藝）互連手藝相連，ZEN-2 架構的辦事器產(chǎn)物 roma 為 8 個(gè)計算核心的 die 通過(guò)晉級版的 IFOP 互連手藝和一個(gè) I/O die（將 DDR 和 I/O 功用獨立出來(lái)）互連，ZEN-* 的架構根本和 ZEN-2 不異。與消費電子產(chǎn)物的 CPU 差別的是，辦事器 CPU 中很少有 GPU 和 IPU等功用。

值得留意的是，在高端芯片上被普遍應用的 HBM（High Bandwidth Memory）自己便是一種 chip-let 手藝，HBM 素質(zhì)上是 DRAM 芯片通過(guò) TSV（Through Silicon Via）毗連并堆疊在一路，目前一般為 2/4 層，然后通過(guò)一個(gè) logic die，經(jīng)由基板（interposer）和計算 die 如GPU 或者 AI 芯片完成互連；在大大都應用 HBM 的場(chǎng)景如各類(lèi) AI 芯片中，HBM 被用來(lái)供給高帶寬的內存處理計劃，以 chip-let 的體例通過(guò)先輩封拆和 GPU 或其他類(lèi)型的 AI 芯片集成在一路。

數據中心 switch/router 產(chǎn)物中的 chip-let 案例以 intel 收買(mǎi)的 barefoot 為典型。Barefoot的 tofino-2 芯片，接納了 chip-let 的體例設想芯片，整個(gè)芯片有一個(gè)主 die 和 4 個(gè) serdestile（die）通過(guò)基于并行單端信號的接口相連，主 die 次要由多個(gè)收集報文處置流水線(xiàn)和 MAC（實(shí)現以太網(wǎng)協(xié)議中的鏈路層功用）構成，因為 switch ASIC 的吞吐量越來(lái)越大，而 serdes在整個(gè) switch 芯片中占的面積約來(lái)越大，因而將 serdes 部門(mén)用 chip-let 體例別離零丁設想和投片，能夠提拔整體良率，簡(jiǎn)化整個(gè)芯片的設想，而且讓芯片架構愈加靈敏化。值得留意的是 switch/router 中的計算核心功用是分組報文處置流水線(xiàn)及鏈路層 MAC 功用，那點(diǎn)和辦事器 CPU 又有所差別。

* 在我國設想基于 Chip-let 架構的芯片需要尺度的撐持

由上可見(jiàn)，那么多應用場(chǎng)景城市用到 chip-let 的體例設想芯片，似乎看起來(lái) chip-let 芯片的設想不太可能有一種尺度撐持。然而，事實(shí)上，在多種 chip-let 場(chǎng)景中，實(shí)正用于多個(gè)die 之間互連的總線(xiàn)接口只要 * 種體例，一種基于大量單端信號，別的一種是基于差分信號，還有一種是介于兩者之間，信號為單端，時(shí)鐘信號則接納了差分體例傳遞。那個(gè)原因是因為chip-let 架構中多個(gè) chip-let 之間凡是在物理層互連，次要用于在 die 和 die 之間架設物理數據通道，而在物理層實(shí)現互連則次要考慮電氣性能若何到達、數據速度的婚配（并串轉換等），一般不會(huì )涉及到協(xié)議層面的通信，而協(xié)議凡是和應用場(chǎng)景有關(guān)系，一個(gè)能夠用做比照的例子是，chip-let 之間的關(guān)系有點(diǎn)像在整個(gè)收集中的二層交換機和三層路由器的感化，交換機和路由器凡是只負責在 OSI 協(xié)議的第二層和第三層停止毗連和交互（轉發(fā)），不會(huì )涉及到應用層的會(huì )話(huà)，而第二層和第三層的協(xié)議品種則相對要少的多，類(lèi)似交換機和路由器在整個(gè) OSI 協(xié)議中的功用，多 die 之間的互連通信協(xié)議品種不會(huì )太多，因而存在制定尺度的可行性空間。

然而，基于 chip-let 架構停止芯片設想到目前為行，國際上尚無(wú)公認尺度，因為該手藝的門(mén)檻較高，若是本身全數完成設想，需要芯片廠(chǎng)商從芯片整體的架構設想、到此中并行或者串行物理層接口、以至先輩封拆才能全數具備，目前獨一具備那些才能的廠(chǎng)商是 intel 公司，intel 公司提出了一種叫 AIB（Advanced Interface Bus）的 chip-let 物理層協(xié)議，并借用自有的先輩封拆手藝 EMIB（Embedded Multi-Die Interconnect Bridge），能夠實(shí)現 chip-let體例的芯片設想，美國 Ayar lab 即接納了 AIB 協(xié)議實(shí)現其設想的 Optic I/O die 與 Intel FPGA毗連，實(shí)現芯片級光 I/O 功用；而 AMD 公司的 ZEN-* 接納臺積電的 CoWos（Chip-on-Wafer-on-Substrate） 2.5D 先輩封拆手藝，ZEN-4 則可能接納臺積電的 SOIC *D 先輩封拆手藝。

在我國，目前具備那種整體才能的芯片廠(chǎng)商少少，大大都芯片廠(chǎng)商仍是依賴(lài)芯片 IP 廠(chǎng)商供給并行物理層或者串行物理層 IP，臺積電供給先輩封拆才能（如 CoWos 等封拆手藝），因而起首需要構成完好的、面向 chip-let 架構設想芯片的社會(huì )分工，但在那方面目前我國的情況還不太抱負，如目前只要 2-* 家 IP 廠(chǎng)商能夠為系統芯片廠(chǎng)商供給高速串行物理層 IP，而串行物理層 IP 在某些場(chǎng)景如 C2C（計算 die-計算 die 互連）存在延時(shí)較大的短處，至于高帶寬密度的并行物理層 IP 則可以供給的廠(chǎng)商更少，在基于并行物理層設想 chip-let 架構的芯片時(shí)，因為在極其狹小空間中高速信號的數目太多，因而信號完好性問(wèn)題引起的挑戰更大；別的一方面，基于 chip-let 架構的芯片強烈依賴(lài)于先輩封拆手藝，但我國在先輩封拆手藝方面如高密度的基板/interposer 設想、大尺寸的基板質(zhì)料、小尺寸 bump 方面都還比力單薄，因而短期看，設想 chip-let 架構的芯片可能仍是需要依賴(lài)國外廠(chǎng)商的先輩封拆手藝，但從久遠開(kāi)展看有需要提早展開(kāi)響應的研究工做，面向 chip-let 應用場(chǎng)景，研究和開(kāi)發(fā)高性能的串行/并行物理層手藝以及響應的先輩封拆手藝。

在構成圍繞 chip-let 設想的普遍設想分工根底之上，構成 chip-let 尺度則愈加重要，因為我國絕大大都芯片廠(chǎng)商其實(shí)不能自行完成基于 chip-let 架構的芯片設想和造造閉環(huán)，在構成普遍的設想分工之后，就必需有一個(gè)尺度，以規定設想分工中的各類(lèi)部件如各類(lèi)差別的功用die 的規格和各類(lèi)接口通信約束前提，在每一個(gè)設想鏈條節點(diǎn)上鞭策構成多家手藝供給商，構成良性合作，把整個(gè)市場(chǎng)做大，使 SOC 系統廠(chǎng)商有充實(shí)的選擇空間，制止構成貿易壟斷，最末障礙 chip-let 手藝和生態(tài)的開(kāi)展強大。

在有了 chip-let 的尺度以后，還需要停止充實(shí)的手藝驗證，比擬傳統的單芯片設想，基于 chip-let 架構設想的芯片，由多個(gè)差別功用的 die、或者差別工藝的 die 構成，因而必需顛末現實(shí)的驗證，才氣最末通過(guò)先輩封拆實(shí)現互連，因而 chip-let 尺度的制定必需要延伸到實(shí)現各類(lèi)各樣的參考設想，而且要包管所有的參考設想都完成驗證，才氣為尺度的制定畫(huà)上句號，因而 chip-let 尺度的制定非常挑戰，需要大量的手藝工做，時(shí)間周期也比力長(cháng)。

綜上所述，在我國，制定、構成一個(gè) chip-let 的尺度，鞭策芯片設想廠(chǎng)商和各類(lèi) IP 廠(chǎng)商圍繞尺度開(kāi)發(fā)和設想 chip-let 架構的芯片，有必然的需要性和意義。

4、CCITA 的 chip-let 尺度工做停頓

綜上所述，鑒于 chip-let 芯片設想概念的飛速開(kāi)展，以及我國芯片設想行業(yè)所涌現出的需求，連系先輩造程演進(jìn)放緩的現實(shí)情況，制定一個(gè)我國需要的 chip-let 尺度逐步變得十分需要；中國計算機互連手藝聯(lián)盟（CCITA）目前已經(jīng)圍繞 chip-let 展開(kāi)了尺度制定工做，次要工做集中在物理電氣層、PCS 物理編碼層，并對 chip-let 所需要的先輩封拆概念，停止了摸索，力求找到一種或者幾種成本低廉、重點(diǎn)針對 chip-let 芯片架構、能夠籠蓋 80%以上應用場(chǎng)景的先輩封拆手段，并可以基于國內的封拆手藝根底實(shí)現，以鞭策 chip-let 全財產(chǎn)鏈條的自主化；在此根底上，CCITA 的 chip-let 尺度也會(huì )撐持 CoWos 等先輩封拆手藝。