厚膜印刷工藝圖片的簡(jiǎn)單介紹
厚膜混合集成電路：是用絲網(wǎng)印刷和燒結等厚膜工藝在同一基片上制作無(wú)源網(wǎng)絡(luò )，并在其上組裝分立的半導體器件芯片或單片集成電路或微型元件，再外加封裝而成的混合集成電路。
1
特點(diǎn)
元件參數范圍廣、精度和穩定度高、電路設計靈活性大、研制生產(chǎn)周期短，適合于多種小批量生產(chǎn)。在電性能上，它能耐受較高的電壓、更大的功率和較大的電流。
2
制造工序
包括：電路圖形平面化設計、電路基片及漿料選擇、絲網(wǎng)印刷、高溫燒結、激光調阻、表面貼裝、電路測試、電路封裝、成品測試、入庫。
?電路圖形的平面化設計：邏輯設計、電路轉換、電路分割、布圖設計、平面元件設計、分立元件選擇、高頻下寄生效應的考慮、大功率下熱性能的考慮、小信號下噪聲的考慮……
?電路基片及漿料的選擇：制作厚膜混合集成電路通常選擇 9* %的氧化鋁陶瓷基片(特殊電路可以選擇其它基片),漿料一般選擇美國杜邦公司。美國電子實(shí)驗室。日本田中等公司的導帶。介質(zhì)。電阻等漿料。
?絲網(wǎng)印刷：使用印刷機將各種漿料通過(guò)制作好電路圖形的絲網(wǎng)印刷在基片上。
?高溫燒結：將印刷好的基片在高溫燒結爐中燒結，使漿料與基片間形成良好的熔合和網(wǎng)絡(luò )互連，并使厚膜電阻的阻值穩定。
?激光調阻：使用厚膜激光調阻機將燒結好的電路基片上印刷厚膜電阻阻值修調到規定的要求。
?表面貼裝：使用自動(dòng)貼裝機將外貼的各種元器件和接插件組裝在電路基片上，并經(jīng)再流焊爐完成焊接，包括焊接引出線(xiàn)等。
?電路測試：將焊接完好的電路在測試臺吉印通 行各種功能和性能參數的測試。
?電路封裝：將測試合格的電路按要求進(jìn)行適當的封裝。
?成品測試：將封裝合格的電路進(jìn)行復測。
?入庫：將復測合格的電路登記入庫。
*
基片
在厚膜混合集成電路當中,基片是最為重要的部分,是漿料、外貼元件的基座,在墊性能上是絕緣材料。如果電路的功率較大,基片還能夠發(fā)揮散熱的功能。在厚膜混合集成電路當中,基片應當具備穩定度高、相容性好、熱導系數高等特點(diǎn)。在厚膜混合集成電路當中, 絕大多數的基片材料都是氧化鋁陶瓷或氧化鈹。
*
厚膜導體
在厚膜混合集成電路中,厚膜導體是一個(gè)十分重要的結構組成，具有連接元件、引出電阻器、作為分立元
件連接區、厚膜電容電極等作用。厚膜混合集成電路中一般使用的導體漿料主要是鈀銀材料，其材料有良好的附著(zhù)性、可焊性和抗焊料侵蝕性，但是因為材料含銀,稍微有點(diǎn)銀的遷移性，且線(xiàn)焊性能不佳。而在一些精度較高的電路中，使用金漿料，其具有極好的線(xiàn)焊性和低電阻,但價(jià)格昂貴且焊接性能不好。
厚膜電阻就是由厚膜電阻漿料支撐, 阻值范圍寬且性能穩定TCR±100ppm/℃,阻值漂移△R 在0.1~0.* %范圍內，能夠調合形成中等的片式電阻率。在保護厚膜電阻性能參數免受外部環(huán)境影響、布線(xiàn)導體多層化需要用到厚膜介質(zhì)漿料。
*
可靠性問(wèn)題
不同應用環(huán)境應力下，影響HIC可靠性的主要問(wèn)題可歸結為以下六大類(lèi)：1)有源器件的可靠性問(wèn)題；2)內引線(xiàn)鍵合可靠性問(wèn)題；* )沾污引起的可靠性問(wèn)題；* )襯底基片可靠性問(wèn)題；* )封裝可靠性問(wèn)題；* )其他可靠性問(wèn)題。
有源器件的失效主要指混合集成電路中半導體器件的失效，HIC中的半導體器件除了其自身固有的可靠性問(wèn)題之外，還引入一些新的可靠性問(wèn)題，主要包括：1)弱的／邊緣性的元件；2)漏檢；* )沾污；* )線(xiàn)焊不良；* )芯片燒結／粘接不良。
內引線(xiàn)鍵合(包括焊接)的互連失效是混合集成電路的第二種最大失效類(lèi)別?？赡茉颍河∷е盎逑床划?、燒結工藝(燒結曲線(xiàn)及燒結氣氛)控制不當、焊接時(shí)溫度過(guò)高或時(shí)間過(guò)長(cháng)形成金屬化合物等。
沾污引起的混合集成電路失效同樣也是混合集
成電路的主要失效類(lèi)別，例如，微量的離子沾污可能引起半導體器件、襯底導帶和鍵合絲的失效；來(lái)自環(huán)氧導電膠、錫焊、鍵合和封裝的導電顆粒會(huì )引起電路中導體之間的短路……
襯底基片失效實(shí)質(zhì)上可以分為機械失效和電氣性能失效。其中，機械失效主要包括基片裂紋、碎裂或者斷裂，大多需要通過(guò)優(yōu)化工藝解決；電氣失效通常是南于電路版圖設計不當和工藝缺陷造成金屬化圖形電開(kāi)路或者短路引起的。
