大內存時(shí)代振奮人心的CXL技術(shù)（下）

在大內存時(shí)代振奮人心的CXL技術(shù)（上）中，我們對CXL技術(shù)是什么，解決了什么問(wèn)題，以及CXL1.0/1.1、CXL2.0和CXL3.0技術(shù)進(jìn)行了詳細闡述，并從存儲變革了解了CXL的未來(lái)意義。

CXL技術(shù)的出現帶來(lái)了一個(gè)全新的市場(chǎng)，本文將繼續對業(yè)界各大廠(chǎng)在CXL上的布局以及CXL技術(shù)依舊存在著(zhù)較高延遲性進(jìn)行闡述，希望有助于大家更進(jìn)一步了解CXL現狀。

本文要點(diǎn)

CXL作為一項嶄新的技術(shù)，各大廠(chǎng)家都在搶先布局，目前大陸選手在CXL領(lǐng)域并未落后，部分廠(chǎng)家甚至表現出彩。

目前，CXL的內存延遲在170-250ns左右，與其他CPU的內存、緩存和寄存器仍然存在一定差距。隨著(zhù)時(shí)間的推移，業(yè)界預計延遲問(wèn)題會(huì )大大改善。

壹

新技術(shù)搶先入，大廠(chǎng)布局如何？

CXL發(fā)展勢頭強勁，三星、SK海力士、Marvell、Rambus、三星、AMD等大廠(chǎng)們的布局也在不斷加速。

Microchip推出用于數據中心計算的新型CXL智能存儲控制器

2022年8月，Microchip宣布擴吉印通下串行連接存儲控制器產(chǎn)品陣容，推出基于Compute Express Link（CXL）的新型SMC 2000系列智能存儲控制器，使CPU、GPU和SoC能夠利用CXL接口連接DDR4或DDR5存儲器。

據悉，該解決方案可為每個(gè)內核提供更大的存儲帶寬和更高的存儲容量，并使現代CPU能夠優(yōu)化應用工作負載，從而降低數據中心的整體總擁有成本。

SK海力士：到2023年量產(chǎn)CXL內存產(chǎn)品

2022年10月，SK海力士成功開(kāi)發(fā)行業(yè)首款將計算功能與CXL存儲器相結合的CMS（Computational Memory Solution）。據悉，該解決方案擬搭載于下一代服務(wù)器平臺上，有望提升系統性能和能源效率。

2022年11月，SK海力士宣布已經(jīng)與AMD展開(kāi)了密切的合作，為EPYC 9004系列服務(wù)器處理器提供了完全兼容的DDR5和CXL解決方案，并得到了AMD的驗證。此外，SK海力士還與AMD在第四代EPYC服務(wù)器處理器參考架構上測試PCIe 5.0連接的穩定性，以便未來(lái)提供高性能的PCIe 5.0NVMe解決方案，以響應當今AI和ML應用市場(chǎng)的需求。

在更早的8月，SK海力士推出首款CXL存儲器樣品。SK海力士DRAM產(chǎn)品規劃負責人Kang Uk-song在一份聲明中表示，SK海力士的目標是到2023年量產(chǎn)CXL內存產(chǎn)品。

美滿(mǎn)電子（Marvell）收購CXL開(kāi)發(fā)商Tanzanite

美滿(mǎn)電子正在進(jìn)行以數據中心為重點(diǎn)的投資來(lái)擴大潛在市場(chǎng)。2022年5月9日，美滿(mǎn)電子宣布將收購先進(jìn)CXL技術(shù)領(lǐng)先開(kāi)發(fā)商Tanzanite，加速實(shí)現完全可組合的云基礎架構的愿景。

Marvell存儲業(yè)務(wù)事業(yè)部執行副總裁Dan Christman表示：“我們相信CXL將成為實(shí)現下一代數據中心最佳資源利用的重大變革者，而收購Tanzanite將提高我們解決客戶(hù)最具挑戰性問(wèn)題的能力?！?/p>

據了解，未來(lái)的云數據中心將建立在利用CXL技術(shù)的完全分解式架構上，基于連接處理器、加速器和內存的行業(yè)標準CXL的硅組件將促進(jìn)具有顯著(zhù)性能和效率優(yōu)勢的新云數據中心架構。

Rambus開(kāi)展CXL內存互連計劃

2021年6月，Rambus推出了CXL內存互連計劃，并宣布與包括云、系統和內存企業(yè)在內的生態(tài)體系達成合作，以加快CXL內存互連解決方案的開(kāi)發(fā)和落地。當年10月，Rambus發(fā)布了CXL 2.0控制器。

除了新產(chǎn)品動(dòng)態(tài)之外，Rambus在并購方面也有新進(jìn)展。2021年6月，Rambus宣布完成對AnalogX和PLDA的收購，增強了公司在服務(wù)器內存接口芯片方面的領(lǐng)先地位，加速了為下一代數據中心提供創(chuàng )新CXL互連解決方案的路線(xiàn)圖。

2022年5月5日，Rambus宣布收購電子設計公司Hardent。據了解，Hardent擁有20年的半導體經(jīng)驗，其世界一流的硅設計、驗證、壓縮和糾錯碼(ECC)專(zhuān)業(yè)知識為RambusCXL內存互連計劃提供了關(guān)鍵資源。

瀾起科技新品不斷

2022年5月6日，瀾起科技發(fā)布全球首款CXL內存擴展控制器芯片（MXC）。

官方資料顯示，這款MXC芯片是一款CXL DRAM內存控制器，屬于CXL協(xié)議所定義的第三種設備類(lèi)型，按照CXL 2.0規范設計，支持PCIe 5.0規范速度，專(zhuān)為內存AIC擴展卡、背板及EDSFF內存模組而設計，可大幅擴展內存容量和帶寬，滿(mǎn)足高性能計算、人工智能等數據密集型應用日益增長(cháng)的需求。

今年1月初，瀾起科技宣布，其PCIe 5.0/CXL 2.0 Retimer芯片成功實(shí)現量產(chǎn)。據悉，該芯片是瀾起科技現有PCIe 4.0 Retimer產(chǎn)品的升級，可為業(yè)界提供穩定可靠的高帶寬、低延遲PCIe 5.0/ CXL 2.0互連解決方案。

三星推出512GB CXL內存擴展器2.0

今年1月5日，在美國國際消費類(lèi)電子產(chǎn)品展覽會(huì )（CES2023）上，三星電子展示了其512GB CXL內存擴展器。官方資料顯示，這款設備支持最新的CXL2.0接口，采用EDSFF(E3.S)封裝尺寸，配備專(zhuān)用集成電路(ASIC)CXL控制器，并采用當下主流的DDR5 DRAM作為存儲核心，從而實(shí)現極高的I/O接口帶寬。

三星512GB CXL內存擴展器擁有極佳的通用性和靈活的可擴展性，創(chuàng )新性地支持將服務(wù)器的存儲容量擴展到數TB以上，滿(mǎn)足大數據和AI/ML工作負載的處理需求，尤其適合下一代大容量企業(yè)級服務(wù)器和數據中心應用。值得一提的是，三星這次推出的這款內存模組CXL內存擴展控制器芯片正是由上述提到的瀾起科技提供。

AMD預計將于2023年推出支持CXL1.1接口的新品

AMD的EPYC Genoa支持DDR5、PCIe 5.0以及CXL1.1接口。并且，其另一產(chǎn)品Bergamo擁有更高的電源效率和每插槽性能，它將會(huì )和Genoa采用相同的CPU接口，所以PCIe5.0和DDR5以及CXL1.1都是支持的，預計將會(huì )在2023年推出。

總體而言，CXL技術(shù)入市不久，目前各大廠(chǎng)家發(fā)展進(jìn)度差別并不大，大家都站在同一起跑線(xiàn)上競爭。大陸廠(chǎng)商如瀾起科技近期動(dòng)態(tài)頻頻，成果也是獲得了業(yè)界的認可。未來(lái)，依舊可以在這個(gè)市場(chǎng)上繼續發(fā)力。

貳

CXL依舊面臨著(zhù)延遲問(wèn)題

內存離CPU越遠，延遲就越高，這就是內存DIMM通常盡可能靠近插槽的原因。最大限度的降低延遲是業(yè)界一直致力于解決的問(wèn)題，因此，大家對于這項嶄新的CXL技術(shù)也是抱有較高期待。

由于與CPU的距離較遠，業(yè)界對于PCI-Express以及CXL的延遲性會(huì )寬容一些，而對于SRAM、DRAM等則十分嚴格。按照上文所述，SRAM響應時(shí)間通常在納秒級，DRAM則一般為100納秒量級，NAND Flash則高達100微秒級。

作為一個(gè)分布式內存，盡管CXL主打的是低延遲，但其與CPU的內存、緩存和寄存器比起來(lái)，延遲仍然有著(zhù)一定差距的。在此前的Hot Chips上，CXL聯(lián)盟就給出了CXL在延遲上的具體數字。獨立于CPU外的CXL內存延遲在170-250ns左右，高過(guò)獨立于CPU的NVM、網(wǎng)絡(luò )連接的解構內存、SSD和HDD等。

CXL總裁Siamak Tavallaei在SC22上表示，CXL實(shí)際上包含三種協(xié)議，但并非所有協(xié)議都是延遲的靈丹妙藥。CXL.io（運行在PCIe總線(xiàn)的物理層上）仍然具有與以往相同類(lèi)型的延遲，但其他兩個(gè)協(xié)議，CXL.cache和CXL.mem采用了更快的路徑，減少了延遲。

Tavallaei解釋說(shuō)，大多數CXL內存控制器會(huì )增加大約200納秒的延遲，額外的重定時(shí)器會(huì )增加或花費幾十納秒，具體取決于設備與CPU的距離。這與其他CXL早期采用者所看到的一致。但是GigaIO首席執行官Alan Benjamin對外表示，它所見(jiàn)過(guò)的大多數CXL內存擴展模塊的延遲都接近250納秒，而不是170納秒。

另外值得一提的是，來(lái)自Meta和AMD的兩位專(zhuān)家提出了一個(gè)概念，也就是對內存進(jìn)行分層，分為用于實(shí)時(shí)分析等關(guān)鍵任務(wù)的“熱”內存、訪(fǎng)問(wèn)不那么頻繁的“暖”內存和用于龐大數據的“冷”內存?！盁帷眱却骓?yè)面放在原生DDR內存里，而“冷”內存頁(yè)面則交給CXL內存。

但是當前的軟件應用可能無(wú)法有效區分“熱”內存和“冷”內存。在原生內存用完后，就會(huì )去占用CXL內存。如此一來(lái)原本作為“冷”內存的CXL，也開(kāi)始變成“熱”內存。所以目前最大的挑戰就是在操作系統和軟件層面，如何檢測到“冷”內存頁(yè)面，將其主動(dòng)轉入CXL內存里，為原生內存留出空間。Meta和AMD的兩位專(zhuān)家表示，他們已經(jīng)在開(kāi)發(fā)相應的軟硬件技術(shù)。

就現在服務(wù)器市場(chǎng)情況看，低核心數的CPU依然會(huì )繼續使用原生DDR通道來(lái)配置DIMM內存。而只有高核心數CPU上，再根據系統成本、容量、功耗和帶寬等參數來(lái)靈活應用CXL內存，因為這才是CXL的核心優(yōu)勢，

目前，CXL生態(tài)系統才剛剛起步。許多企業(yè)還處于找相應的廠(chǎng)商的拿工程樣品搭建環(huán)境進(jìn)行開(kāi)發(fā)測試的階段。隨著(zhù)時(shí)間的推移，業(yè)界預計延遲問(wèn)題會(huì )大大改善。

結語(yǔ)

隨著(zhù)各大廠(chǎng)家對CXL技術(shù)布局的愈發(fā)完善，一幅關(guān)于未來(lái)服務(wù)器行業(yè)的發(fā)展圖景也愈發(fā)清晰。

我們在思考這項新技術(shù)時(shí)，也正期待著(zhù)它無(wú)限的可能性，距離產(chǎn)品的落地時(shí)間愈發(fā)接近，其后續表現如何，我們拭目以待。

全球半導體觀(guān)察 王凱琪